因为边沿计算应用须要综合推敲机能与低功耗，是以带动了开辟人员将现场可编程门阵列（FPGA）用作高能效加快器的需求，这种做法还可以或许供给灵活性和加快上市时光。然而，大年夜部分边沿计算、计算机视觉和工业控制算法都是由开辟人员应用C++++说话原生开辟的，而他们对底层FPGA硬件知之甚少或一窍不通。为了支撑这一重要的开辟群体，Microchip Technology Inc.（美国微芯科技公司）推出了名为SmartHLS的HLS设计工作流程，成为其PolarFire FPGA系列产品的新成员。SmartHLS可以将C++算法直接转换为FPGA优化的存放器传输级（RTL）代码，从而极大年夜晋升了临盆力和设计的便利性。

Microchip FPGA营业部副总裁Bruce Weyer表示：“SmartHLS加强了Microchip的Libero SoC设计对象套件的功能，使屡获殊荣的中等带宽PolarFire和PolarFire SoC平台的巨大年夜优势可以或许被不合的算法开辟者群体所应用，而无需成为FPGA硬件专家。结合Microchip的VectorBlox神经收集软件开辟对象包，新套件将大年夜大年夜进步设计人员的工作效力，可应用基于C/C++算法并应用基于FPGA的硬件加快器，为嵌入式视觉、机械进修、电机控制和工业主动化等应用开辟尖端解决筹划。”

基于开源Eclipse集成开辟情况，SmartHLS设计套件应用C++软件代码生成HDL IP组件，以集成到Microchip的Libero SmartDesign项目中。这使工程师可以或许在比传统FPGA RTL对象更高的抽象层次上描述硬件行动。与其他HLS产品比拟，它经由过程多线程应用编程接口（API）并发履行硬件指令，并简化复杂硬件并行性的表达，在削减开辟时光的同时进一步进步临盆力。

SmartHLS对象所需的代码行数是一致RTL设计的十分之一，并且由此产生的代码更轻易浏览、懂得、测试、调试和验证。该对象还简化了对硬件微架构设计的弃取，并使开辟人员能将已有的C++软件用于PolarFire FPGA和FPGA SoC。

义务编辑：haq